需要金幣： 1000 個金幣 |
資料包括：完整論文，開題報告 |  |
 |
| 轉(zhuǎn)換比率：金額 X 10=金幣數(shù)量， 例100元=1000金幣 | 論文字數(shù)：10437 |  | |
| 折扣與優(yōu)惠：團購最低可5折優(yōu)惠 - 了解詳情 | 論文格式：Word格式(*.doc) |  |
摘要：隨著電子技術(shù)的發(fā)展，越來越多的機械式密碼鎖被電子密碼鎖所替代，同時電子密碼鎖自身也在不斷的更新?lián)Q代，基于單片機技術(shù)的電子密碼鎖設(shè)計較多同時也有PCB板和PLC的設(shè)計?；趩纹瑱C的密碼鎖因為程序經(jīng)常跑飛, 在用戶使用中密碼鎖的可靠性降低。于是乎優(yōu)于其他設(shè)計的基于FPGA用Verilog硬件語言描述的電子密碼鎖設(shè)計方法誕生了。 本設(shè)計使用Verilog語言程序描述各個模塊以及每個模塊之間的連接關(guān)系,這里將電子密碼鎖電路為四個模塊,分別是輸入輸出模塊、主控模塊、顯示模塊和報警模塊。將各模塊用硬件描述語言Verilog分別編寫完成后，再利用Quartus II進行仿真論證并將程序下載到FPGA中完成硬件調(diào)試實現(xiàn)電子密碼鎖的設(shè)計與實現(xiàn)。在密碼開鎖的基礎(chǔ)上增加了數(shù)碼顯示控制與鍵盤防抖以及誤碼報警等使系統(tǒng)易于操作，體現(xiàn)了設(shè)計為服務(wù)的目的。 關(guān)鍵詞：FPGA；密碼鎖；Quartus II；Verilog
目錄 摘要 ABSTRACT 引言-1 1電子密碼鎖原理-2 1.1 編碼總量的確定-2 1.2編碼制式的選擇-2 1.3 誤碼輸入保護措施-2 1.4系統(tǒng)設(shè)計目標(biāo)-3 2系統(tǒng)分析-4 2.1 FPGA簡介-4 2.2模塊化設(shè)計FPGA-5 2.3自上而下設(shè)計方法-5 2.4 Verilog硬件描述語言-6 2.4.1 模塊的描述方式-6 3系統(tǒng)設(shè)計-7 3.1系統(tǒng)功能描述-7 3.1.1 頂層實體說明的Verilog語言程序-7 3.1.2 頂層結(jié)構(gòu)體的設(shè)計-8 3.2 底層模塊的分析、實現(xiàn)與仿真-10 3.2.1輸入消抖同步電路-10 3.2.2 編碼電路-10 3.2.3 比較電路-11 3.2.4 預(yù)置密碼電路-11 3.2.5 計數(shù)器選擇電路-12 3.2.6 控制指示燈電路-12 3.2.7 分頻電路-12 3.2.8 七段顯示譯碼電路-14 3.4 控制器模塊的分析-15 3.5 系統(tǒng)的RTL分析-16 3.6 系統(tǒng)硬件-18 4總結(jié)-19 致謝-20 參考文獻-21 附錄Verilog程序-22 |
