需要金幣： 1000 個金幣 |
資料包括：完整論文，開題報告 |  |
 |
| 轉換比率：金額 X 10=金幣數(shù)量， 例100元=1000金幣 | 論文字數(shù)：17202 |  | |
| 折扣與優(yōu)惠：團購最低可5折優(yōu)惠 - 了解詳情 | 論文格式：Word格式(*.doc) |  |
摘要：基于FPGA的信號發(fā)生器，可以產(chǎn)生10hz~10khz的方波，三角波和正弦波。通過ROM存儲產(chǎn)生波形所需要的數(shù)值，再通過數(shù)模轉換將在存儲區(qū)內數(shù)據(jù)轉化為連續(xù)波形，并在LCD1602模塊上顯示。 論文介紹了基于FPGA平臺的數(shù)字信號發(fā)生器的設計流程、思路和實現(xiàn)方法。論文詳細闡述了多功能信號發(fā)生器的軟件設計和硬件設計。系統(tǒng)主要軟件模塊有：接口模塊、分頻模塊、ROM存儲模塊、DDS波形產(chǎn)生模塊、D/A轉換驅動模塊和顯示驅動模塊；硬件部分包括數(shù)模轉換電路、波形選擇電路、顯示電路。本設計利用Verilog語言工具編寫程序，使用軟件自帶的綜合器綜合各個模塊的功能，最后對所設計的系統(tǒng)進行仿真。論文還給出了系統(tǒng)調試步驟和調試結果，詳細地總結了設計過程中的遇到的問題。 本次設計實現(xiàn)了基于FPGA平臺信號發(fā)生器的功能，經(jīng)軟件和硬件的調試，設計結果良好。
關鍵詞：FPGA ；DDS技術語；LCD1602顯示
目錄 摘要 ABSTRACT 1 引言-1 1.1 設計背景及任務-1 1.2 論文安排-1 2 背景知識介紹-2 2.1 FPGA介紹-2 2.1.1 FPGA特點-2 2.1.2 FPGA基本結構-2 2.2 FPGA設計流程-4 2.2.1 總體劃分-4 2.2.2 設計輸入-4 2.2.3 綜合-4 2.2.4 仿真和板級調試-5 2.3 Verilog HDL硬件描述語言簡介-6 2.3.1 Verilog HDL歷史-6 2.3.2 Verilog HDL與VHDL比較-6 2.3.3 Verilog HDL目前應用情況以及適合應用-7 2.4 采用Verilog HDL設計流程-7 2.4.1 速度域面積互換原則-7 2.4.2 模塊化設計-8 2.4.3 自頂向下設計理念-8 2.5 采用Verilog HDL設計優(yōu)點-9 2.4.1 傳統(tǒng)設計方法-10 2.4.2 Verilog設計與傳統(tǒng)設計方法比較-10 2.4.3 Verilog軟核重用-10 2.6 直接數(shù)字頻率合成技術（DDS）相關知識-11 2.6.1 DDS技術基本原理-11 2.6.2 DDS優(yōu)點-12 3 系統(tǒng)軟件設計-14 3.1 系統(tǒng)軟件模塊設計-14 3.1.1 DDS波形生成模塊-14 3.1.2 ROM存儲模塊-17 3.1.3 分頻模塊-19 3.1.4 D/A轉換驅動模塊-20 3.1.5 顯示驅動模塊-21 3.1.6 接口模塊-23 3.2 系統(tǒng)總體設計-24 4 系統(tǒng)硬件設計-25 4.1 FPGA開發(fā)板介紹-25 4.2 波形選擇電路設計-25 4.3 數(shù)模轉換電路設計-26 4.3.1 DAC0832電路設計-26 4.3.2 濾波電路設計-27 4.4 顯示電路設計-28 4.4.1 LCD1602介紹-28 4.4.2 LCD顯示電路設計-29 5 設計實現(xiàn)和調試-30 5.1 Quartus II介紹-30 5.2 Quartus使用以及程序下載-30 5.3 調試中遇到的問題及解決方案-32 6 總結-34 7 致謝-35 參考文獻-35 附錄-36 |
