需要金幣： 1000 個金幣 |
資料包括：完整論文，開題報告 |  |
 |
| 轉(zhuǎn)換比率：金額 X 10=金幣數(shù)量， 例100元=1000金幣 | 論文字數(shù)：15923 |  | |
| 折扣與優(yōu)惠：團購最低可5折優(yōu)惠 - 了解詳情 | 論文格式：Word格式(*.doc) |  |
摘要：隨著電子技術(shù)領(lǐng)域的飛速發(fā)展，越來越多的高端電子設(shè)備開始走入人們的生活，通過細微的觀察，絕大多數(shù)電子產(chǎn)品都是智能的控制器與被控制器間的信息傳遞。鑒于I2C總線具有特定的連接功能，它可以把微控制器如CPU與外圍設(shè)備器件連接起來。I2C總線具有的的串行兩線式總線I2C總線以其簡單性，多主控性，成本低，可擴展性能好的優(yōu)點使其在電子領(lǐng)域，數(shù)字系統(tǒng)中應(yīng)用應(yīng)用頗為廣泛。現(xiàn)如今，現(xiàn)場可編程邏輯門陣列FPGA（Field Programmable Gate Array）就是利用FPGA有著非常高的集成度高的優(yōu)點可以來實現(xiàn)對數(shù)字電路系統(tǒng)設(shè)計，完成電路之間的數(shù)據(jù)信息傳遞的功能。 本課題是通過分析I2C控制器，利用Verilog語言來實現(xiàn)I2C總線控制器的FPGA設(shè)計完成硬件電路之間的數(shù)據(jù)通信。本文首先介紹了I2C總線的作用及發(fā)展歷程、課題背景還有本課題的主要工作及論文組織。首先討論了FPGA和Verilog語言編程，之后描述了I2C總線的協(xié)議規(guī)范和總體設(shè)計方法，然后根據(jù)設(shè)計要求將整個系統(tǒng)分為六大模塊分級設(shè)計，在最后運用Modelism仿真測試環(huán)境對設(shè)計的模塊進行仿真測試。 關(guān)鍵詞：I2C總線；FPGA ；Modelism
目錄 摘要 ABSTRACT 1 引言-1 2 FPGA和Verilog的簡介-2 2.1 FPGA的介紹-2 2.1.1 FPGA基本原理-2 2.1.3 FPGA設(shè)計流程-3 2.2 Verilog HDL硬件描述語言簡介-5 2.2.1 Verilog HDL歷史-5 2.2.2 Verilog HDL特點-5 2.2.3 Verilog HDL的流程-6 3 I2C總線協(xié)議-7 3.1 I2C總線的構(gòu)成及特點-7 3.1.1 I2C總線的基本構(gòu)成特點-7 3.2 I2C總線的信號線與接口電路-7 3.3 I2C總線位傳輸-8 3.3.1 I2C總線數(shù)據(jù)的有效性-8 3.3.2 I2C總線的信號類型-8 3.4 I2C總線的數(shù)據(jù)傳輸-9 3.4.1 I2C總線傳輸?shù)淖止?jié)格式-9 3.4.2 I2C總線的應(yīng)答響應(yīng)-9 3.4.3 I2C總線的數(shù)據(jù)傳輸格式-10 3.5 產(chǎn)生重復(fù)起始條件的前提-11 4 總線控制器的設(shè)計-12 4.1 I2C總線控制器的頂層設(shè)計-12 4.2 內(nèi)部模塊的設(shè)計和Verilog實現(xiàn)-13 4.2.1 時鐘分頻器模塊-13 4.2.2 接收寄存器模塊-14 4.2.3 發(fā)送寄存器模塊-15 4.2.4 時序控制模塊-16 4.2.5 輸出緩沖器-17 4.2.6 頂層文件設(shè)計-18 5 仿真測試-19 5.1 測試平臺-20 5.2 Modelsim的時序仿真步驟-20 5.3 系統(tǒng)中各個模塊的仿真與分析-22 結(jié)論-24 致謝-25 參考文獻-26 附件-27 |
