需要金幣： 1000 個(gè)金幣 |
資料包括：完整論文 |  |
 |
| 轉(zhuǎn)換比率：金額 X 10=金幣數(shù)量， 例100元=1000金幣 | 論文字?jǐn)?shù)：13477 |  | |
| 折扣與優(yōu)惠：團(tuán)購最低可5折優(yōu)惠 - 了解詳情 | 論文格式：Word格式(*.doc) |  |
摘要：隨著EDA技術(shù)得發(fā)展，復(fù)雜可編程邏輯器件CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用。而I2C總線以接口簡單，成本低，可擴(kuò)展性好在數(shù)字系統(tǒng)中得到了廣泛的應(yīng)用。本文首先簡要介紹了I2C總線協(xié)議以及QuartusⅡ工具的使用以及CPLD的設(shè)計(jì)流程，接著介紹了音頻編解碼芯片WM8731基于FPGA的接口電路設(shè)計(jì)，包括芯片配置模塊與音頻數(shù)據(jù)接口模塊，使得控制器只通過寄存器就可以方便地對I2C總線模塊進(jìn)行操作。整個(gè)設(shè)計(jì)以Verilog HDL語言為基礎(chǔ)，重點(diǎn)介紹了實(shí)現(xiàn)I2C讀寫的總體設(shè)計(jì)方案，以及在QuartusⅡ平臺上實(shí)現(xiàn)的時(shí)序仿真。 關(guān)鍵詞： I2C總線協(xié)議；音頻編解碼芯片WM8731；Verilog語言；復(fù)雜可編程邏輯器件CPLD;QuartusⅡ;時(shí)序仿真
目錄 摘要 Abstract 1 緒論-1 1.1 課題背景-1 1.2 I2C總線的應(yīng)用-1 1.3 CPLD發(fā)展與展望-1 2 I2C總線技術(shù)的研究-1 2.1 I2C總線的概述-1 2.2 I2C總線的基本介紹-1 2.2.1 I2C總線的信號線-1 2.2.2 I2C總線的一些常用術(shù)語-2 2.3 數(shù)據(jù)傳輸?shù)囊恍┗靖拍?3 2.3.1 I2C總線的數(shù)據(jù)傳送速率-3 2.3.2 I2C總線上數(shù)據(jù)的有效性（Data Validity）-3 2.3.3 起始條件和終止條件（START and STOP conditioned）-3 2.3.4 從機(jī)地址-4 2.3.5 I2C總線傳輸?shù)膽?yīng)答信號-4 2.4 數(shù)據(jù)傳輸?shù)母袷?4 2.4.1 字節(jié)傳送與應(yīng)答-4 2.4.2 總線傳輸過程中的字節(jié)格式-5 2.5 I2C總線的數(shù)據(jù)傳送-5 2.5.1 尋址字節(jié)-6 2.5.2 讀寫過程-6 3 Verilog HDL語言的基礎(chǔ)知識-9 3.1 Verilog HDL語言的發(fā)展-9 3.2 Verilog HDL語言的優(yōu)點(diǎn)-9 3.3 Verilog HDL模塊-10 3.3.1 模塊的結(jié)構(gòu)-10 3.3.2 數(shù)據(jù)類型、變量和常量-11 3.3.3 一些基本語句的介紹-12 4 設(shè)計(jì)工具的介紹-13 4.1 QuartusII9.0的簡要介紹-13 4.2 設(shè)計(jì)流程-13 5 各模塊的設(shè)計(jì)-14 5.1 WM8731的I2C總線配置模塊-14 5.1.1 WM8731的控制電路-14 5.1.2 WM8731配置實(shí)現(xiàn)-17 5.2 按鍵模塊的設(shè)計(jì)（Keytr）-17 5.3 分頻模塊的設(shè)計(jì)-18 5.4 I2C總線模塊的設(shè)計(jì)圖-18 5.5 總體設(shè)計(jì)圖-19 6 用Verilog HDL語言實(shí)現(xiàn)I2C總線的硬件時(shí)序-19 6.1 用Verilog HDL語言實(shí)現(xiàn)字節(jié)讀寫周期-19 結(jié)論-21 參考文獻(xiàn)-21 致謝-21 附錄1：程序-22 |
