需要金幣： 2000 個金幣 |
資料包括：完整論文 |  |
 |
| 轉(zhuǎn)換比率：金額 X 10=金幣數(shù)量， 例100元=1000金幣 | 論文字數(shù)：10661 |  | |
| 折扣與優(yōu)惠：團購最低可5折優(yōu)惠 - 了解詳情 | 論文格式：Word格式(*.doc) |  |
摘要:如今在視頻的監(jiān)控領(lǐng)域被廣泛應(yīng)用的主要是模擬類數(shù)字視頻監(jiān)控，模擬類的視頻監(jiān)控的研究開發(fā)相比而言更加成熟，性能比較好，應(yīng)用更加廣泛。而數(shù)字類的監(jiān)控系統(tǒng)，乃是最近發(fā)展起來的新技術(shù)，它以視頻圖像壓縮為核心，現(xiàn)在處在兩種技術(shù)混合應(yīng)用階段，向并行數(shù)字的系統(tǒng)不斷靠攏。 本系統(tǒng)主要由FPGA的最小系統(tǒng)和ADV7123數(shù)模信號的轉(zhuǎn)換模塊、SDRAM的緩存器，CMOS攝像頭，VGA顯示模塊組成。在本設(shè)計中，硬件方面主要設(shè)計了FPGA核心板與其他模塊之間的接口板；軟件方面設(shè)計了整體的程序，包括：CMOS攝像頭的驅(qū)動與讀取視頻程序、ADV7123視頻D/A轉(zhuǎn)換程序以及SDRAM驅(qū)動及讀寫程序和頂層程序。程序開始運行時，首先FPGA開始通過IIC總線配置CMOS攝像頭寄存器，使它輸出RGB565格式的視頻數(shù)據(jù)；然后FPGA開始從CMOS中讀出視頻數(shù)據(jù)，通過寫FIFO先進先出技術(shù)和SDRAM乒乓操作將每一幀的視頻數(shù)據(jù)錄入進SDRAM中；最后，要顯示讀取的視頻時，再通過讀FIFO和SDRAM的乒乓操作將SDRAM中的數(shù)據(jù)讀取出來，并輸送到ADV7123視頻D/A轉(zhuǎn)化模塊，同時驅(qū)動VGA顯示器將轉(zhuǎn)化得到的模擬圖像信號顯示出來。
關(guān)鍵詞：FPGA；CMOS；SDRAM；VGA
目錄 摘要 Abstract 1 緒論-1 1.1 課題研究的背景及意義-1 1.2 本文的主要研究工作-2 2 系統(tǒng)方案設(shè)計-3 2.1 視頻采集原理-3 2.2 系統(tǒng)主要硬件模塊介紹-3 2.3 系統(tǒng)主要工作過程介紹-4 3 硬件電路設(shè)計-6 3.1 電源設(shè)計-6 3.2 下載電路及程序固化電路設(shè)計-6 3.3 OV7725攝像頭選擇-7 3.4 ADV7123D/A轉(zhuǎn)換以及VGA接口-8 3.5 存儲芯片選擇與電路設(shè)計-9 3.6 接口PCB板設(shè)計-10 4 軟件電路設(shè)計-12 4.1 系統(tǒng)硬件描述語言-12 4.1.1 Quartus II開發(fā)平臺簡介-12 4.1.2 Verilog HDL硬件描述語言-12 4.2 系統(tǒng)時鐘和全局復位-12 4.2.1 全局時鐘和局部時鐘的設(shè)計-12 4.2.2 全局復位設(shè)計-14 4.3 IIC總線通信設(shè)計-14 4.3.1 IIC總線-14 4.3.2 攝像頭寄存器配置與IIC通信設(shè)計-15 4.3.3 時序仿真-16 4.4 數(shù)據(jù)緩存FIFO設(shè)計-18 4.4.1 FIFO介紹-18 4.4.2 異步讀寫與乒乓操作-19 4.5 SDRAM緩存設(shè)計-19 4.5.1 SDRAM驅(qū)動及讀寫操作分析-19 4.5.2 SDRAM控制模塊設(shè)計-20 4.5.3 時序仿真-21 4.6 VGA顯示設(shè)計-22 4.6.1 VGA視頻協(xié)議-22 4.6.2 VGA驅(qū)動與顯示模塊設(shè)計-22 4.7 軟件整體框圖及系統(tǒng)調(diào)試結(jié)果-23 結(jié) 論-25 參 考 文 獻-26 附錄A 系統(tǒng)頂層程序設(shè)計-27 附錄B 系統(tǒng)硬件接口電路圖-35 附錄C 系統(tǒng)接口板PCB圖-36 致 謝-37 |
