需要金幣： 2000 個(gè)金幣 |
資料包括：完整論文 |  |
 |
| 轉(zhuǎn)換比率：金額 X 10=金幣數(shù)量， 例100元=1000金幣 | 論文字?jǐn)?shù)：9092 |  | |
| 折扣與優(yōu)惠：團(tuán)購(gòu)最低可5折優(yōu)惠 - 了解詳情 | 論文格式：Word格式(*.doc) |  |
摘要:傳統(tǒng)的信號(hào)調(diào)制器大多都是由模擬電路構(gòu)成，并且存在連線復(fù)雜、成本價(jià)也很高、可靠性差，不能滿足實(shí)際的需求。所以，本課題提出一種基于FPGA的信號(hào)調(diào)制器設(shè)計(jì)。采用DDS全數(shù)字化頻率合成技術(shù)，用FPGA現(xiàn)場(chǎng)可編程門陣列,實(shí)現(xiàn)AM幅度調(diào)制與FM頻率調(diào)制的信號(hào)輸出。 本系統(tǒng)采用自行開發(fā)FPGA的方法，并通過DSP Builder建立模型，來(lái)實(shí)現(xiàn)信號(hào)的調(diào)制系統(tǒng)設(shè)計(jì)。系統(tǒng)由AM調(diào)制的系統(tǒng)、FM調(diào)制的系統(tǒng)兩大部分組成。AM調(diào)制系統(tǒng)設(shè)計(jì)包括基帶信號(hào)邏輯，載波信號(hào)邏輯，乘法器邏輯，加法器邏輯。FM調(diào)制系統(tǒng)設(shè)計(jì)包括基帶信號(hào)邏輯，載波信號(hào)邏輯，加法器邏輯。由于輸出波形是數(shù)字波形，需要通過DAC0832轉(zhuǎn)化成模擬波形。同時(shí)本文給出模型仿真與RTL級(jí)仿真，驗(yàn)證所建立模型的正確性。最后通過實(shí)驗(yàn)調(diào)試，本系統(tǒng)能產(chǎn)生較好的AM與FM的調(diào)制波形。 本設(shè)計(jì)所采用的是基于DSP Builder的模型建立方法，與傳統(tǒng)的硬件描述語(yǔ)言設(shè)計(jì)方法相比，編程簡(jiǎn)易、開發(fā)周期較短、工作量較少，為今后的信號(hào)調(diào)制器的設(shè)計(jì)提供了一種可借鑒的實(shí)用方法，具有一定的應(yīng)用價(jià)值。
關(guān)鍵詞：Matlab；Modelsim；信號(hào)調(diào)制器；FPGA；VHDL語(yǔ)言
目錄 摘要 Abstract 1緒論-1 1.1課題研究的背景和意義-1 1.2國(guó)內(nèi)外發(fā)展現(xiàn)狀-1 1.3課題研究主要內(nèi)容-2 2設(shè)計(jì)方案-3 2.1總體設(shè)計(jì)方案-3 2.2 AM調(diào)制器設(shè)計(jì)方案-4 2.3 FM調(diào)制器設(shè)計(jì)方案-5 3 Matlab仿真模型設(shè)計(jì)-7 3.1 AM仿真模型-7 3.1.1 AM載波信號(hào)發(fā)生器的設(shè)計(jì)-7 3.1.2 AM基帶信號(hào)發(fā)生器的設(shè)計(jì)-7 3.1.3 AM調(diào)制系統(tǒng)設(shè)計(jì)-8 3.2 FM仿真模型-9 3.2.1 FM載波信號(hào)發(fā)生器的設(shè)計(jì)-9 3.2.2 FM基帶信號(hào)發(fā)生器的設(shè)計(jì)-9 3.2.3 FM調(diào)制系統(tǒng)設(shè)計(jì)-10 3.3 AM調(diào)制系統(tǒng)綜合圖-11 3.3.1時(shí)鐘邏輯綜合圖-12 3.3.2 AM調(diào)制度選擇邏輯綜合圖-12 3.3.3 AM載波信號(hào)邏輯以及基帶信號(hào)邏輯綜合圖-13 3.4 FM調(diào)制系統(tǒng)綜合圖-14 4 硬件模塊設(shè)計(jì)-16 4.1總體硬件設(shè)計(jì)-16 4.2 EP3C55F484C8電路-16 4.2.1電源電路-17 4.2.2時(shí)鐘電路-18 4.2.3下載電路-18 4.3 DA轉(zhuǎn)換電路-19 5仿真驗(yàn)證-21 5.1 Modelsim仿真結(jié)果-21 5.2示波器仿真結(jié)果-22 結(jié) 論-24 參 考 文 獻(xiàn)-25 附錄A AM模型圖-26 附錄B FM模型圖-27 致 謝-28 |
