需要金幣： 2000 個金幣 |
資料包括：完整論文 |  |
 |
| 轉(zhuǎn)換比率：金額 X 10=金幣數(shù)量， 例100元=1000金幣 | 論文字?jǐn)?shù)：7358 |  | |
| 折扣與優(yōu)惠：團(tuán)購最低可5折優(yōu)惠 - 了解詳情 | 論文格式：Word格式(*.doc) |  |
摘 要：本文基于FPGA的開發(fā)環(huán)境，使用硬件描述語言VHDL進(jìn)行多功能數(shù)字鐘的設(shè)計與實(shí)現(xiàn)。本次設(shè)計以Quartus II 軟件為平臺，通過多層模塊化的方式將整個數(shù)字鐘的系統(tǒng)分成了分頻模塊、計時模塊、校時模塊、模式切換模塊、整點(diǎn)報時模塊和顯示譯碼模塊，對單獨(dú)的每個模塊進(jìn)行設(shè)計與仿真，然后將各個模塊組合起來后編譯和仿真，最后將編程文件下載到FPGA實(shí)驗(yàn)板上進(jìn)行驗(yàn)證，完成數(shù)字鐘的功能要求。基于FPGA的多功能數(shù)字鐘比起傳統(tǒng)的機(jī)械式時鐘有著更高的準(zhǔn)確性和更長的使用壽命，還可以很靈活的對其功能進(jìn)行擴(kuò)展，在工業(yè)和自動化等各方面將有一定的實(shí)際應(yīng)用價值，在數(shù)字信息時代人們對各方面的需求都在增加，將來數(shù)字時鐘將會有更多的功能需求。 關(guān)鍵詞：FPGA，多功能數(shù)字鐘，VHDL，Quartus II
目錄 摘要 Abstract 1 前言-5 1.1 課題背景和意義-5 1.2 課題研究方法和內(nèi)容-6 2 軟件開發(fā)環(huán)境-6 2.1 FPGA簡介-6 2.2 Quartus II軟件設(shè)計平臺-6 3 系統(tǒng)硬件設(shè)計-8 3.1 總體設(shè)計方案-8 3.2 硬件電路構(gòu)成-8 4 系統(tǒng)軟件設(shè)計-11 4.1 主程序軟件設(shè)計流程-11 4.2 單元模塊的軟件設(shè)計與實(shí)現(xiàn)-12 5 系統(tǒng)仿真與實(shí)驗(yàn)-17 5.1 功能仿真-17 5.2 FPGA開發(fā)板驗(yàn)證-19 結(jié) 論-21 參 考 文 獻(xiàn)-22 致 謝-23 |
