需要金幣： 2000 個金幣 |
資料包括：完整論文 |  |
 |
| 轉換比率：金額 X 10=金幣數(shù)量， 例100元=1000金幣 | 論文字數(shù)：21189 |  | |
| 折扣與優(yōu)惠：團購最低可5折優(yōu)惠 - 了解詳情 | 論文格式：Word格式(*.doc) |  |
摘要:波形發(fā)生器已成為現(xiàn)代測試領域應用最為廣泛的通用儀器之一，代表了波形發(fā)生器的發(fā)展方向。隨著科技的發(fā)展，對波形發(fā)生器的各方面的要求越來越高。近年來，直接數(shù)字頻率合成器（DDS）由于其具有頻率分辨率高、頻率變換速度快、相位可連續(xù)變化等特點在數(shù)字通信系統(tǒng)中的已被廣泛采用而成為現(xiàn)代頻率合成技術中的佼佼者?，F(xiàn)場可編程門陣列（FPGA）設計靈活、速度快，在數(shù)字專用集成電路的設計中得到了廣泛的應用，由于現(xiàn)場可編程邏輯門陣列（FPGA）具有高集成度、高速度、可實現(xiàn)大容量存儲器功能的特性，能有效地實現(xiàn)DDS技術，極大的提高波形發(fā)生器的性能，降低生產(chǎn)成本。 本文首先介紹了DDS波形發(fā)生器的研究背景和DDS的理論。然后詳盡地敘述了用FPGA完成DDS模塊的設計過程，利用VHDL硬件描述語言設計DDS波形發(fā)生器的各個模塊，最后利用Altera的設計工具Quartus II并結合嵌入式邏輯分析儀對波形發(fā)生器進行電路設計功能仿真，并對仿真結果進行分析。仿真結果表明：簡易波形發(fā)生器可輸出正弦波和方波，并且可通過改變頻率控制字來改變輸出波形的頻率。通過嵌入式邏輯分析儀采集到的數(shù)據(jù)表明，本設計達到了預定的要求，并證明了采用軟硬件結合，利用FPGA技術實現(xiàn)DDS波形發(fā)生器的方法是可行的。
關鍵詞：直接數(shù)字頻率合成 現(xiàn)場可編程門陣列 簡易波形發(fā)生器
目錄 摘要 ABSTRACT 1 緒 論-1 1.1基于DDS波形發(fā)生器背景-1 1.2 波形發(fā)生器的功能與發(fā)展現(xiàn)狀-3 1.2.1簡易波形發(fā)生器的功能-3 1.2.2波形發(fā)生器的發(fā)展現(xiàn)狀-3 1.2.3研究波形發(fā)生器的目的和意義-5 1.3 本章小結-5 2 DDS理論介紹-5 2.1 頻率合成技術-5 2.1.1頻率合成技術的發(fā)展和分類-5 2.1.2頻率合成技術的技術指標-7 2.1.3直接頻率合成技術的現(xiàn)狀和應用-8 2.2DDS的原理及性能特點-9 2.2.1DDS的基本原理-9 2.2.2DDS的優(yōu)點-10 2.2.3影響DDS技術性能的因素-11 2.3本章小結-11 3 FPGA芯片設計及其開發(fā)環(huán)境簡介-12 3.1現(xiàn)場可編程邏輯門陣列（FPGA）簡介-12 3.2 Quartus II 9.1 集成開發(fā)環(huán)境簡介-14 3.3 VHDL語言簡介-15 3.4 嵌入式邏輯分析儀SignalTab II簡介-16 3.5 FPGA開發(fā)流程-17 3.6 本章小結-18 4 DDS的簡易波形發(fā)生器的FGPA實現(xiàn)-19 4.1DDS波形發(fā)生器的FPGA設計流程-19 4.2DDS波形發(fā)生器的模塊劃分-20 4.2.1頻率控制模塊-20 4.2.2波形控制模塊-21 4.2.3波形數(shù)據(jù)存儲模塊-22 4.2.4DDS波形發(fā)生器頂層原理圖-24 4.3 DDS波形發(fā)生器功能仿真-26 4.3.1嵌入式邏輯分析儀的設置-26 4.3.2輸出波形數(shù)據(jù)分析-29 4.4本章小結-31 5 結 論-32 致 謝-33 參考文獻-34 附 錄-35 |
